Reka Bentuk, Reka Letak, Skema & Penyelesaian Masalah PCB: Panduan Lengkap

PCB Reka Bentuk dan Reka Letak: Prinsip Teras Sebelum Anda Menghala Satu Jejak

Reka bentuk dan susun atur PCB ialah proses menterjemah skema elektrik kepada papan fizikal — meletakkan komponen, menghala jejak tembaga, menentukan susunan lapisan dan menyediakan fail pembuatan. Kualiti terjemahan ini menentukan sama ada papan berfungsi pada binaan pertama atau menghabiskan berminggu-minggu dalam kitaran nyahpepijat. Keputusan susun atur yang buruk — kelegaan yang tidak mencukupi, impedans jejak yang salah, laluan pemulangan yang tidak terkawal — menyebabkan kegagalan yang tidak dapat diperbaiki oleh pemilihan komponen.

Urutan reka letak berstruktur menghalang kebanyakan isu ini. Aliran kerja standard ialah: tentukan garis besar papan dan timbunan lapisan → letakkan komponen berkelajuan tinggi dan kuasa dahulu → jaring kritikal laluan (jam, pasangan pembezaan, satah kuasa) → jejak isyarat sekunder laluan → jalankan semakan peraturan reka bentuk (DRC) → jana fail Gerber dan gerudi. Melompat terus ke penghalaan tanpa menyelesaikan peletakan ialah punca kerja semula yang paling biasa.

Timbunan Lapisan dan Kawalan Impedans

Untuk mana-mana papan yang membawa isyarat melebihi 100 MHz, jejak impedans terkawal tidak boleh dirunding. Timbunan 4 lapisan standard — isyarat / tanah / kuasa / isyarat — menyediakan satah rujukan pepejal di bawah semua lapisan penghalaan, memastikan impedans surih boleh diramal. Sasarkan 50Ω untuk jejak satu hujung dan pembezaan 100Ω untuk kebanyakan antara muka digital (USB, HDMI, PCIe). Lebar jejak untuk jalur mikro 50Ω pada FR-4 dengan dielektrik 0.2 mm adalah lebih kurang 0.38 mm — tetapi sentiasa sahkan dengan data tindanan fabrikasi anda, kerana ketebalan dielektrik dan Dk (pemalar dielektrik) berbeza antara pembekal.

Peraturan Penempatan Komponen

Peletakan memacu kecekapan penghalaan dan integriti isyarat. Peraturan utama yang mengurangkan lelaran reka letak:

• Letakkan kapasitor penyahgandingan dalam 0.5 mm pin kuasa IC , pada lapisan yang sama, dengan melalui menyambung ke satah kuasa selepas kapasitor — bukan di antara pin dan penutup IC.
• Kluster komponen mengikut blok berfungsi: pastikan MCU, kristalnya dan penutup penyahgandingan bersama-sama; bahagian analog dan digital yang berasingan dengan jurang fizikal atau sempadan satah terbelah.
• Orientkan IC supaya port isyarat berkelajuan tinggi mereka menghadap jaring yang mereka sambungkan, meminimumkan panjang jejak dan mengelakkan laluan balik yang melintasi.
• Jauhkan jejak arus tinggi (pemacu motor, penukar kuasa) daripada input analog sensitif; crosstalk daripada rel kuasa pensuisan boleh merosakkan bacaan ADC pada jarak sehingga 5 mm pada lapisan yang sama.

Perisian Reka Bentuk Papan PCB: Memilih Alat yang Tepat

Perisian reka bentuk papan PCB yang betul bergantung pada saiz pasukan, kerumitan papan dan bajet. Semua alatan EDA moden berkongsi aliran kerja biasa — tangkapan skematik → senarai bersih → susun atur PCB → DRC → keluaran fabrikasi — tetapi ia berbeza dengan ketara dalam keupayaan penghalaan, kualiti perpustakaan, ciri kerjasama dan penyepaduan simulasi.

Untuk pasukan perkakasan profesional, Pereka Altium kekal sebagai penanda aras industri untuk reka bentuk papan berketumpatan tinggi, berkelajuan tinggi — penghala interaktif, pengurusan pasangan pembezaan dan penyepaduan MCAD 3D asli mewajarkan kos untuk projek yang kompleks. KiCad 7 telah menutup jurang dengan ketara untuk 4–8 papan lapisan dan kini menjadi lalai untuk perkakasan sumber terbuka. Pasukan yang mengutamakan kerjasama awan dan integrasi fab langsung semakin menggunakan EasyEDA yang dipasangkan dengan JLCPCB untuk kitaran prototaip pantas di bawah 72 jam.

Gambarajah Skema PCB: Daripada Konsep Litar kepada Senarai Net Sedia Susun Atur

Gambarajah skematik untuk PCB ialah perwakilan logik litar elektronik — ia mentakrifkan setiap komponen, setiap sambungan elektrik, dan setiap penunjuk rujukan, tetapi tidak mengandungi maklumat penempatan fizikal. Skema ialah kontrak antara pereka litar dan jurutera susun atur: setiap jaring pada skema mesti direalisasikan dengan betul dalam tembaga pada papan, tanpa sambungan yang tidak diingini dan tiada yang hilang.

Gambar rajah litar papan PCB mengikut konvensyen standard yang menjadikannya boleh dibaca merentas pasukan dan platform perisian:

• Rel kuasa berjalan secara mendatar di bahagian atas helaian; simbol tanah bersambung di bahagian bawah. Rel voltan positif (VCC, VBUS, VBAT) menggunakan label bersih yang berbeza, tidak pernah dikongsi secara kebetulan.
• Aliran isyarat bergerak dari kiri ke kanan — input masuk dari kiri, output keluar ke kanan. Konvensyen ini menjadikan skematik boleh dibaca tanpa penjelasan.
• Label bersih menggantikan wayar panjang berjalan pada skema berbilang halaman. Setiap label bersih mestilah unik dan konsisten — ketidakpadanan antara halaman menghasilkan litar terbuka hantu yang tidak akan ditangkap oleh DRC.
• Pemuat penyahgandingan diletakkan di sebelah IC yang dipisahkan pada skema, menggunakan simbol kuasa yang berasingan — ini membantu jurutera susun atur memahami penutup mana yang dimiliki oleh pin mana.
• Penanda rujukan ikut awalan standard: R (perintang), C (kapasitor), U (IC), J (penyambung), L (aruh), Q (transistor), D (diod).

Pemeriksaan peraturan elektrik (ERC) dalam alat skematik menangkap kebanyakan ralat pendawaian sebelum reka bentuk mencapai susun atur — pin tidak bersambung, pin didorong oleh pelbagai sumber, konflik kuasa. Menjalankan ERC kepada ralat sifar sebelum mengeksport senarai bersih adalah wajib; reka letak tidak dapat membetulkan ralat skematik.

PCB Via in Pad: Bila Untuk Menggunakannya dan Cara Melakukannya dengan Betul

PCB melalui dalam pad meletakkan lubang tembus atau buta melalui terus dalam pad tanah SMD komponen, dan bukannya menghalakan jejak pendek dari pad ke melalui berhampiran. Teknik ini digunakan terutamanya dengan BGA nada halus (pakej tatasusunan grid bola), QFN dan komponen lain di mana padang antara pad terlalu ketat untuk menghalakan jejak melarikan diri bersama pad.

Mengapa Via in Pad Meningkatkan Prestasi Kelajuan Tinggi

Menghalakan jejak kaki anjing pendek dari pad BGA ke melalui memperkenalkan kearuhan dan boleh mencipta rintisan yang mencerminkan isyarat frekuensi tinggi. Via in pad menghapuskan jejak ini sepenuhnya, mengurangkan kearuhan parasit sebanyak 30-50% berbanding dengan jejak melarikan diri kaki anjing 0.5 mm. Untuk antara muka DDR5, PCIe Gen 4/5 dan 10GbE yang berjalan melebihi 8 GT/s, perbezaan ini boleh diukur dalam margin gambarajah mata.

Melalui dalam pad juga membolehkan penghalaan melarikan diri BGA yang lebih ketat — BGA pic 0.65 mm hanya mempunyai ~0.25 mm di antara tepi pad, yang tidak dapat menampung standard melalui di sebelah pad tanpa melanggar cincin anulus minimum dan peraturan pelepasan. Via in pad ialah satu-satunya strategi melarikan diri yang berdaya maju untuk pakej pic sub-0.5 mm.

Keperluan Pengilangan

Via in pad memerlukan rawatan fabrikasi khusus yang menambahkan kos. Tong melalui mestilah diisi dengan epoksi konduktif atau bukan konduktif dan bertutup (bersalut) sebelum penggunaan topeng pateri. Tanpa mengisi, pateri menyedut laras melalui semasa pengaliran semula, menyebabkan sendi kelaparan dan menyebabkan sentuhan terputus-putus atau lompang keluar gas. Tentukan "melalui plat penutup isi" secara eksplisit dalam nota fab anda — ini bukan proses lalai. Jangkakan premium kos fabrikasi 15–25% untuk papan melalui-dalam-pad berbanding vias standard.

• Isi konduktif lebih disukai untuk kuasa dan vias tanah — ia meningkatkan prestasi terma dan pembawa arus melalui melalui.
• Isian tidak konduktif boleh diterima untuk vias isyarat dan biasanya kos yang lebih rendah.
• Saiz lubang siap minimum untuk melalui dalam pad biasanya 0.1 mm (mikrovia gerudi laser) hingga 0.2 mm (gerudi mekanikal), bergantung pada ketebalan papan dan kekangan nisbah aspek.

Peta Hotspot Terma PCB: Mengenalpasti dan Membetulkan Kepekatan Haba

Peta tempat liputan terma PCB ialah analisis taburan haba visual — dijana sama ada melalui simulasi sebelum fabrikasi atau melalui pengukuran kamera inframerah (IR) pada papan langsung — yang menunjukkan kawasan PCB yang melebihi suhu operasi yang selamat. Titik panas menyebabkan penuaan komponen dipercepatkan, kelesuan sendi pateri dan penutupan haba secara langsung dalam IC pengurusan kuasa, MOSFET dan pengawal selia linear.

Analisis Terma Berasaskan Simulasi

Perisian reka bentuk PCB moden dengan simulasi terma (Ansys Icepak, Cadence Celsius, penyelesai haba bersepadu Altium) menjana peta hotspot dengan menggunakan nilai pelesapan kuasa pada setiap komponen dan menyelesaikan persamaan pengaliran haba di seluruh papan. Input yang diperlukan termasuk komponen theta-JB (rintangan haba simpang-ke-papan), liputan tuang tembaga, melalui ketumpatan, dan suhu ambien serta keadaan aliran udara. Papan dengan ketumpatan kuasa melebihi 5 W/cm² hampir selalu memerlukan simulasi sebelum binaan pertama — mengolah semula isu terma selepas fabrikasi adalah mahal dan kadangkala mustahil tanpa putaran semula papan.

Pengukuran Kamera IR pada Papan Langsung

Untuk papan terbina, FLIR atau kamera IR gelombang pertengahan serupa pada resolusi 320×240 atau lebih baik boleh menyelesaikan titik panas hingga ke pad QFN individu apabila dikendalikan pada jarak kerja yang betul. Jalankan papan pada beban berkadar penuh selama sekurang-kurangnya 10 minit sebelum menangkap imej terma — suhu permukaan mengambil masa beberapa minit untuk mencapai keadaan mantap, dan bacaan awal meremehkan suhu simpang puncak. Sebarang suhu permukaan di atas 85°C di bawah keadaan ambien standard waran penyiasatan; banyak komponen gred pengguna dinilai kepada suhu kes 85°C, bermakna suhu simpang dalaman sudah menghampiri atau melebihi had.

Penyelesaian Reka Letak untuk Titik Panas Terma

Setelah tempat liputan dikenal pasti, pembetulan peringkat reka letak ialah pembetulan yang paling berkesan:

• vias terma — Tatasusunan vias yang diisi di bawah pad terdedah IC kuasa mengalirkan haba ke satah kuprum dalaman. Standard 3×3 melalui tatasusunan di bawah pad haba QFN mengurangkan theta-JB sebanyak 20–40% berbanding tanpa vias.
• Pengembangan tuangkan tembaga — Menambahkan kawasan tuang kuprum di sekeliling komponen panas sebanyak 2× biasanya mengurangkan suhu permukaan sebanyak 5–15°C, bergantung pada litupan kuprum papan dan aliran udara.
• Penyebaran komponen — Mengalihkan komponen penjana haba menghalang gandingan haba; dua peranti melesap dalam lingkungan 3 mm berinteraksi secara terma dan menaikkan suhu keadaan mantap antara satu sama lain.
• Kawasan lampiran heatsink — Untuk komponen yang melebihi pelesapan berterusan 2W, nyatakan kawasan papan yang bersih daripada topeng pateri dan komponen bersebelahan dengan bungkusan untuk membenarkan penyekat haba berklip atau pelekat.

Cara Menyelesaikan Masalah PCB: Pendekatan Nyahpepijat Sistematik

Mengetahui cara menyelesaikan masalah PCB dengan cekap memisahkan jurutera yang menutup gelung nyahpepijat dalam beberapa jam daripada mereka yang menghabiskan hari menukar komponen secara rawak. Kuncinya ialah mengikut kaedah pengasingan berstruktur dan bukannya meneka - kebanyakan kerosakan PCB disetempatkan kepada satu blok berfungsi, dan pengukuran sistematik menyempitkan domain kerosakan dengan cepat.

Langkah 1: Pemeriksaan Visual Sebelum Dihidupkan

Sebelum menggunakan kuasa pada papan baharu atau yang disyaki, periksa secara visual dan dengan multimeter. Semak jambatan pateri pada IC nada halus (loupe 10× atau mikroskop digital pada 40× mendedahkan jambatan yang tidak dapat dilihat dengan mata kasar), sahkan komponen sensitif kekutuban (topi elektrolitik, diod, IC dengan pinout asimetrik), dan ukur rintangan antara kuasa dan landasan tanah. Rintangan di bawah 10Ω merentasi rel bekalan utama sebelum power-up menunjukkan pendek — mengenakan voltan pada papan terpintas berisiko membakar kesan dan memusnahkan komponen.

Langkah 2: Pengesahan Power Rail

Bawa rel kuasa dalam urutan, bermula dengan input utama dan bekerja melalui setiap output pengawal selia. Sahkan voltan pada pin keluaran pengawal selia, kemudian pada pin kuasa IC — penurunan voltan antara dua titik ini menunjukkan rintangan surih atau melalui dengan penyaduran yang lemah. Periksa riak pada setiap rel dengan osiloskop (gandingan AC, had lebar jalur 20 MHz); riak melebihi 50 mV puncak ke puncak pada bekalan digital boleh menyebabkan ralat logik yang meniru pepijat perisian tegar.

Langkah 3: Pengasingan Blok Berfungsi

Bahagikan papan kepada blok berfungsi — kuasa, MCU, komunikasi, persisian — dan uji setiap satu secara berasingan jika boleh. Untuk MCU yang gagal untuk but, mula-mula sahkan pengayun kristal sedang berjalan (ukur pada pin XTAL dengan skop; isyarat rata bermakna tiada ayunan), kemudian semak pin tetapan semula dilepaskan dengan betul, kemudian sahkan antara muka nyahpepijat SWD/JTAG. Penganalisis logik pada bas membantu membezakan antara isu perisian tegar dan kegagalan perkakasan — jika jam SPI yang sah dan isyarat MOSI hadir tetapi MISO senyap, kesalahan adalah di hiliran MCU.

Langkah 4: Tandatangan Kerosakan PCB Biasa

• Tetapan semula sekejap di bawah beban — Bekalan kuasa undervoltage semasa transien semasa; periksa kapasiti pukal berhampiran pin kuasa MCU dan sahkan rel kuasa tidak jatuh di bawah voltan operasi minimum IC semasa peristiwa penukaran GPIO.
• Cabutan arus lebihan tanpa keluaran — Selak dalam IC CMOS (disebabkan oleh ESD atau pelanggaran penjujukan kuasa) atau kapasitor pintasan terpintas; asingkan dengan mengeluarkan IC daripada rel bekalan satu persatu.
• Ralat komunikasi pada antara muka berkelajuan tinggi — Ketidakpadanan impedans, pantulan rintisan, atau penamatan hilang; sahkan dengan TDR (time domain reflectometer) atau membuat kesimpulan daripada ukuran rajah mata pada osiloskop.
• Kegagalan fungsi hanya pada suhu — Komponen di luar julat suhu yang ditentukan, atau melalui retakan yang terbuka di bawah pengembangan terma; letakkan papan di dalam ruang terma dan pantau ambang kerosakan.
• Bacaan ADC mengimbangi atau bising — Pemisahan satah bumi atau gandingan bunyi pensuisan digital ke dalam rujukan analog; sahkan AGND dan DGND disambungkan pada titik bintang tunggal dan bahagian analog diasingkan daripada pengawal selia pensuisan.